Fast Page Mode DRAM

Share

|

Standaard DRAM is toegankelijk via een techniek genaamd wisselbestand. Normaal Memory Access vereist dat een rij en kolom-adres worden geselecteerd, die tijd kost. Paging biedt snellere toegang tot alle gegevens binnen een bepaalde rij van het geheugen door het bijhouden van de rij-adres hetzelfde en verandert alleen de kolom. Geheugen dat deze techniek heet Page Mode of Fast Page Mode geheugen gebruikt. Andere variaties op Page Mode werden genoemd Statisch kolom of Nibble Mode geheugen.

Wisselbaar geheugen is een eenvoudige regeling voor de verbetering van de prestaties van het geheugen dat het geheugen verdeeld in pagina's, variërend van 512 bytes tot een paar kilobyte lang. Het wisselbestand circuit maakt vervolgens geheugen plaatsen in een pagina worden benaderd met minder wachten staten. Als de gewenste geheugenlocatie buiten de huidige pagina, een of meer staten worden toegevoegd wachten terwijl het systeem de nieuwe pagina selecteert.

Om verder te verbeteren op snelheden geheugen toegang hebben systemen ontwikkeld om sneller toegang tot DRAM. Een belangrijke verandering was de uitvoering van de burst-modus toegang in de 486 en later processoren. Burst-modus fiets maakt gebruik van de opeenvolgende aard van de meeste geheugen toegangen. Na de oprichting van de rij en kolom adressen voor een bepaalde toegang, met behulp van burst-modus kunt u vervolgens toegang tot de volgende drie naast elkaar gelegen adressen zonder extra latency of wacht staten. Een burst toegang is meestal beperkt tot vier totaal toegangen. Om beschrijven we verwijzen vaak naar de timing van het aantal cycli voor elke toegang. Een typisch burst-modus toegang van het standaard DRAM wordt uitgedrukt als xyyy, x is de tijd voor de eerste toegang (latency plus cyclus tijd), en y staat voor het aantal cycli voor elke opeenvolgende toegang.

Standaard 60ns DRAM loopt normaal 5-3-3-3 burst mode timing. Dit betekent dat de eerste toegang neemt een totaal van vijf cycli (op een 66MHz-systeem bus, dit is ongeveer 75ns totale of 5x15ns cycli), en de opeenvolgende cycli nemen drie cycli per stuk (3x15ns = 45ns). Zoals u kunt zien, is het eigenlijke systeem timing iets minder dan het geheugen is voor technisch beoordeeld. Zonder de techniek zou barsten, geheugen toegang worden omdat de volledige 5-5-5-5 latency nodig is voor elk geheugen overdracht.

DRAM-geheugen dat wisselbestand ondersteunt en deze barsten techniek heet Fast Page Mode (FPM) geheugen. De term komt van het vermogen van het geheugen toegangen tot gegevens op dezelfde pagina te worden gedaan met minder latentie. De meeste 486 en Pentium-systemen vanaf 1995 en eerder gebruik FPM geheugen.

Een andere techniek voor het versnellen FPM geheugen heette interleaving. In dit ontwerp zijn twee aparte banken van het geheugen gebruikt samen, afwisselend toegang van de een naar de ander als even en oneven bytes. Terwijl de ene wordt gebruikt, is de andere is Voorgevuld, wanneer de rij en kolom adressen worden geselecteerd. Dan, tegen de tijd dat de eerste bank in het paar is voltooid terugkerende gegevens, is de tweede bank in de paar afgewerkt met de latentie deel van de cyclus en is nu gereed om gegevens terug te keren. Terwijl de tweede bank gegevens terugkeert, is de eerste bank die Voorgevuld, het selecteren van de rij en kolom adres van de volgende toegang. Deze overlap van toegangen in twee banken vermindert het effect van de latentie of Precharge cycli en zorgt voor snellere algemene gegevens ophalen. Het enige probleem is dat het gebruik interleaving, moet u identieke paren van banken samen, een verdubbeling van het bedrag van de SIMM of DIMM's nodig. Deze methode werd populair op 32-bit brede geheugen systemen op 486 processors maar viel uit de gratie op Pentiums vanwege hun 64-bit brede geheugen breedtes. Voor het uitvoeren van interleaving op een Pentium-machine, dan zou je 128 bits geheugen te installeren op een moment, dat wil zeggen vier 72-pins SIMM of twee DIMM's per keer.

---